计算机组成原理


3.1 CPU子系统概述

回顾

电子计算机 ——

是一种可以存储程序，并且通过执行程序指令，可以自动、高速、精确地对数字信息进行各种复杂处理，然后输出运算结果的高科技智能电子设备。

5个逻辑模块：



运算器和控制器，已集成在CPU中！

绿色箭头线 ⟶ 指令信息　　天蓝箭头线 ⟶ 控制信号

黄色箭头线 ⟶ 数据信息　　白色箭头线 ⟶ 状态信息

1.2.1 冯·诺依曼体系


1. 用二进制代码表示程序和数据；

任何复杂运算和操作都转换成用二进制代码表示的指令，数据也用二进制代码来表示；

2.采用**存储程序+程序控制**的工作方式


将程序和数据存储起来（存储程序），让计算机自动地执行指令，完成各种复杂的运算操作（核心思想）。

- 冯诺依曼计算机
  - 组成：运算器、控制器
  - 功能：取指令，执行指令
- 差异性
  - ISA，数据通路
  - 控制器实现方式
  - 性能、成本



2 CPU基本组成

- 运算器　数据加工
- 控制器　程序执行/指令执行
  - ◆取指令
    - ◆Mem[PC++] → IR
  - ◆执行指令
    - ◆指令字→控制信号序列
    - ◆信号序列→数据通路



电脑的CPU，是如何工作的？揭秘CPU的工作原理,数码,数码硬件,好看视频 (baidu.com)


第3章 CPU子系统

※本章主要介绍：

- CPU的基本结构
  - 功能部件
  - 部件之间的数据通路
- CPU的设计方法：模型机处理器（CISC）

3.1 CPU概述

※CPU在计算机中的角色




CPU是计算机中的核心部件
- ①数据运算功能
- ②系统控制功能

结构最复杂、
技术难度最高！

3.1.1 CPU的基本结构

1、总体结构模型



※主要部件：

①时序系统

②控制部件：拟定指令流程形成微命令序列

③缓存部件

④寄存器(堆)

⑤运算部件：算术运算、逻辑运算

部件通过数据/控制通路互连，实现信息交互

2、CPU的主要部件

从硬件的角度，CPU内部的主要部件包括：

(1) 运算部件
(2) 缓存部件
(3) 寄存器
(4) 控制器
(5) 时序部件


} 通过数据通路/控制通路互相连接

各种功能部件，分别通过数据通路/控制通路互相连接形成CPU的硬件架构 →CPU的微架构

(1) 运算部件

对操作数进行运算，主要是算术运算/逻辑运算

基本组成如下：



1）输入逻辑

分别选择两个参加运算的操作数，可为选择器或暂存器。

2）算术、逻辑运算部件（ALU）

运算器的核心，完成具体的运算功能。**通过加法器实现运算操作（由全加器求和、由进位链传递进位信号）。**


3)输出逻辑

通过多路选择器进行左移、右移、直传、高低字节交换。

(2) 缓存部件

为提高CPU从主存中读取指令/数据的效率，在CPU内部集成了多级缓存部件。

[作用]缓存从主存中读取的部分指令/数据



程序的执行具有局部性

提前把需要的指令数据调入缓存

L1、L2和L3就是缓存部件

(3) 寄存器组(堆)

存储各种用途的数据信息。指令译码、算术运算等

[部件选用]一般用小容量的多端口存储器来构成寄存器组，其中1个存储单元作为1个寄存器。

基本类型如下：

①通用寄存器：多个

通用寄存器有全局唯一地址（有编号），可通过地址码访问，可在机器指令中直接使用。

[功能]提供操作数、地址码、存放运算结果等。

②暂存器

[特征]多个，内部专用，无需分配地址码（无编号），不能在机器指令中显式使用。

[主要用途]用来暂存产生的临时数据，以备在后续操作过程中使用。

③指令寄存器（IR）

[主要用途]

只有1个，用于存放指令代码。

从存储器(或者指令缓存)中读取到指令以后，就直接存入到指令寄存器中。

④程序计数器(指令计数器、指令指针)（PC）

[主要用途]仅1个，用来指明指令在存储器中的存放位置，即存储单元的地址码（存放下一条要执行的指令的地址）。



[注意]取指令结束后，PC保存的地址码自动修改，以指向下一条指令的存储单元，修改量取决于指令字长和存储器的编址单位。

- 顺序执行
  - PC自动+1
  - 通过ALU使PC+1
- 转移执行: PC先+1，再用转移地址修改PC

⑤程序状态字寄存器（PSW）

[主要用途]

仅1个，记录现行程序的运行状态和程序的工作模式。

❖ PSW-特征位

也叫标志位，反映CPU的当前状态。

指令执行时，根据情况自动设置这些特征位，作为后续操作的判断依据，通常有5类：

进位 C	溢出 V	零值 Z	负值 N	奇偶 P	…

自动设置（具备该特征，就设置该标志位=1）


❖ PSW-编程设定位

PSW中某些位或字段可通过程序来设定，以决定程序的调试、对中断的响应、程序的运行模式等。

跟踪位 T	允许中断 I	程序优先级P	工作方式

跟踪位T：为程序查错设置的断点标志T。

T=1，执行跟踪程序



优先级P

为现行程序赋予优先级别，以决定是否响应外部中断请求。

- 程序优先级高于外部优先级，不响应
- 程序优先级低于外部优先级，可响应

工作方式

规定程序的特权级。

- 用户方式：禁止程序执行某些指令
- 核心方式：允许程序执行所有指令

⑥地址寄存器（MAR）

[主要用途]

只有1个，读写存储器时，先要定位存储单元，因此设置MAR来存放目标单元的地址码。

先将有效地址送入MAR，再启动后续的读写操作。

注：并非所有计算机都有MAR，比如MIPS32利用暂存器来替代

⑦数据缓冲寄存器（MBR）


[主要用途]

只有1个，过渡性地存放CPU与主存之间交换的数据。

无论是从主存读取的数据，还是写入到主存的数据，都要经过MBR。

⑧堆栈指针（SP）

[主要用途]



仅1个，固定存放堆栈的栈顶单元的地址码。
常应用于保存中断断点、保存子程序调用返回点、保存CPU现场数据等，也用于程序间传递参数。

根据这个地址码，去读写堆栈。
访问堆栈操作结束后自动修改SP地址，使其始终保持指向栈顶。

小结

8种寄存器

- 通用寄存器组
- [可选] 暂存器

} 存放数据信息

- **PC (Program Counter)------程序计数器**
- [可选] **IR (Instruction Register)------指令寄存器**
- [可选] PSW (Program Status Word)------程序状态字


} 控制部件

- [可选] **MAR (Memory Address Register)------地址寄存器**
- [可选] **MDR (Memory DataRegister)------数据缓冲寄存器**

} 连接CPU与主存

- [可选] **SP(Stack Pointer)------堆栈指针寄存器**

CPU6大典型寄存器：
通用寄存器、
PC、
IR、
PSW、
MAR、
MDR




4、控制器

[主要作用]

根据指令、时钟信号、外部信号等信息，产生各种控制信号(微命令)，以便控制各种功能部件协同工作，完成指令的功能。

即取指令，执行指令。



根据产生微命令的方式，有两类控制单元：

①组合逻辑控制器　组合逻辑硬件电路→控制信号

②微程序控制器　微程序译码　→控制信号

5、时序部件

①时序信号

[定义]周期、节拍、脉冲等频率型信号序列。

产生时序信号的部件称为时序发生器或时序系统，由1个低频振荡器和倍频逻辑组成。




低频信号振荡器：它是一个低频脉冲源，能输出固定频率的基准脉冲信号(外频)，作为系统时钟信号。

系统时钟信号经过倍频放大以后，产生执行指令所需要的各种时序信号：

①节拍信号，即CPU时钟周期信号；

②工作周期信号，即机器周期信号；

③指令周期信号。




指令周期包括若干（≥2）机器周期。

机器周期包括若干（≥1）时钟周期。


6、CPU内部的数据通路结构

①单组内总线、分立寄存器结构



特点：采用分立寄存器，一组单向数据总线，以ALU为内部数据传送通路的中枢。

②单组内总线、集成寄存器结构



特点：集成寄存器组，一组双向数据总线，ALU输入端设置暂存器。

③多组内总线结构

3.1.2 基本功能与控制

1、主要功能

- ✓处理指令–控制指令的执行顺序；
- ✓执行操作–产生控制信号控制部件工作；
- ✓控制时间–控制各步操作的时序；
- ✓数据运算–算术和逻辑运算；

CPU执行指令的流程：


- ✓读取指令–从存储器中读取；
- ✓指令译码–通过控制器进行、产生控制信号；
- ✓指令执行–寻址、取数、运算；
- ✓保存结果–保存结果、响应外部请求等；

2、控制信号的产生方式

控制器的任务是取指令，执行指令。其决定在什么时间、根据什么条件、发出什么命令、做什么事。产生微命令的依据是时间、指令代码、状态、外部请求，这些信息作为逻辑变量，经组合逻辑电路产生微命令序列，则为组合逻辑控制器，若这些信息形成相应的微程序地址，通过执行微指令直接产微命令序列，则为微程序控制器。


2、控制信号的产生方式

①组合逻辑控制方式



组合逻辑控制器，采用组合逻辑的思想，把微操作信号发生器看作一个产生专门固定时序控制信号的逻辑电路，该逻辑电路是按照数字逻辑电路的设计原则设计出的一种由门电路和触发器构成的复杂的树形网络 ，故也称为硬布线控制器。

②微程序控制器



- 微程序是利用软件思想设计硬件的技术，控制信号序列像程序一样存储起来，依序执行微程序即可生成控制信号序列 存储：控制信号序列分解为若干节拍；一个节拍的信号编成一条微指令；多个节拍对应多条微指令，形成一段微程序。执行：指令取指执行 → 微程序执行 → 微指令执行 → 生成控制信号存储技术和程序设计相结合，回避复杂时序逻辑设计

3、时序控制方式

CPU是计算机内部技术最复杂的子系统：

→部件众多

→架构复杂

→功能多样

如何控制这些部件协同工作，完成指令功能？

①同步控制方式；

②异步控制方式；

※同步控制方式的特点

√ 每步操作都向统一的外部时序信号对齐；

√ 各步操作之间无交互。

※异步控制方式的特点

√ 每步操作都不需向统一的外部时序信号对齐；

√ 各步操作之间通过交互应答来实现协同

（1）同步控制方式　　由CPU或其他设备提供

①定义：　各项操作受统一时序控制。


②特点：有明显时序时间划分，时钟周期长度固定，各步操作的衔接、各部件之间的数据传送受严格同步定时控制。

③优缺点：时序关系简单，时序划分规整，控制不复杂；控制逻辑易于集中，便于管理。

时间安排不合理。

④应用场合：用于CPU内部、设备内部、系统总线操作　（各挂接部件速度相近，传送时间确定，传送距离较近）。

[举例]发出地址、送出数据与写入R的协同



过程：T1上升沿触发CPU发出地址信号（一个时钟周期）；
T2上升沿从存储器接收数据；
T3将数据写入R；

注：三个操作靠外部时钟信号的驱动来实现协同！有严格的时序控制！

（2）异步控制

①定义：各项操作按不同需要安排时间，不受统一时序控制。

②特点：无统一时钟周期划分，各操作间的衔接和各部件之间的信息交换采用异步应答方式。


例. 异步传送操作

- 主设备：


申请并掌握总线权的设备。

- 从设备：

响应主设备请求的设备。




- 操作流程：


主设备输出端与总线连接
主设备获得总线控制权
主设备询问从设备
从设备准备好？
N
Y
主设备发送/接收数据
主设备释放总线控制权
主设备输出端与总线断开

③优缺点：　时间安排紧凑、合理。
但控制复杂。

④应用场合：用于异步总线操作(各挂接部件速度差异大，传送时间不确定，传送距离较远)。

[举例]发地址信号、送出数据与写入R的协同



过程：CPU发出地址信号后，存储器输出的数据信号，
由读出数据操作向写入操作发送一个信号，出发写操作；
写操作完成后，向地址部件发送一个信号后地址部件接收后
撤销地址信号。

注：三个操作靠相互之间的控制信号来实现协同，
不需要使用统一的外部时序信号！

（3）扩展的同步方式

①不同指令安排不同时钟周期数

指令周期长度可变，时钟周期长度不变。


可用计数器指示时钟周期数的变化。

②总线周期中插入延长周期


经总线传送一次数据所用的时间(送地址、读/写)

总线周期长度可变，时钟周期长度不变。

例. 一个总线周期包含4个时钟周期



同步方式




扩展同步方式

③同步方式引入异步应答


以固定时钟周期作为时序基础，引入异步方式中的应答思想。

例. 8088最大模式，用一根总线请求/应答线实现总线权的转移。（三脉冲总线请求应答）



4 外部连接与I/O控制任务

（1）、外部连接类型



√ 单处理机系统：通过前端总线与北桥芯片组连接；

√ 多处理机系统：高性能CPU中集成了主存、视频和PCI-E接口，CPU之间通过QPI、与芯片组之间通过DMI总线互连。

（2）在I/O控制中的任务

主机←接口→外围设备

主机与外设之间进行数据输入/输出操作时，在不同的I/O控制模式下，CPU承担的任务各不相同：

①程序传送模式： CPU直接执行I/O指令

②中断模式：CPU执行中断服务程序

③DMA模式： CPU管理DMA控制器、善后处理；

④IOP和PPU模式： CPU组织I/O程序，管理IOP与PPU，以及善后处理；

3.1.3 CPU发展历程

1、1946-1970

[技术特点]电子管和晶体管CPU阶段，体积大、功耗高、集成度低、运算速度慢。←非微处理器

2、1971-1973

→ CPU进入单核微处理器时代

[技术特点]中小规模集成电路，4位或8位微处理器。

3、1974-1977

[技术特点]8位中高档微处理器成为主流，1百万级IPS。

4、1978-1984

[技术特点]16位微处理器, 3um工艺，约2百万级IPS。

5、1985-1992

[技术特点]32位微处理器，2um工艺，指令周期约0.16us，开始集成协处理器，采用流水线，千万级IPS。

[典型代表] Intel 80486；

6、1993-2002

[技术特点]32位微处理器，集成度更高、工艺<1um，指令更丰富、功能更强，IPS突破1亿。

[典型代表] Intel 32位奔腾系列处理器；

7、2003-2004

[技术特点]64位单核处理器，0.13um，晶体管的集成度上亿，主频高达2.0GHz。

[典型代表] Intel 64位奔腾4处理器；

8、2005-现在

[技术特点]64位、多核、多线程处理器为主。

低于100nm级的工艺制程。

[典型代表] AMD Athlon 64X2、Intel Pentium EE；

Intel 酷睿i3/i5/i7/i8系列处理器；

※国内的情况：

2002，龙芯1(32位/MIPSIII/7级流水/266MHz)

2005，龙芯2(64位/0.18um/1GHz), ≈P4

2009，龙芯3A(4核/65nm/1GHz),飞腾1000(8核64线程)

2012，龙芯3B-1500(8核/28nm/1.5GHz)

2013，飞腾1500(16核 /SPARC V9/40nm/1.8GHz)

国内外差距很大、任重道远！

小结

- **1 CPU硬件结构模型，即主要功能部件**

1.1 运算部件

1.2 缓存部件

1.3 8种寄存器

1.4 控制部件

1.5 时序系统

1.6 数据通路与控制通路

- 2 CPU基本功能与控制
- 2.1 功能： 指令处理、操作执行、时间控制、数据处理。
- 2.2 控制信号的产生方式：组合逻辑控制器与微程序控制器
- 2.3 时序控制方式：同步控制、异步控制、扩展的同步控制

练习

1 控制CPU内数据通路传送的部件是（）　　D

A 程序计数器　B 时序产生器　C 指令译码器　D 控制部件

2 下列可能是CPU组成的部件是（）多　　ABCD

A 程序计数器　B指令寄存器　C通用寄存器　D ALU

3 下列属于CPU功能的是（）多　　ACD

A 数据处理　B 存储控制功能　C 操作执行　D 指令处理

4 中央处理器核心部件是指（）

D

A 控制器 B 运算器 C 运算器、控制器、主存 D 运算器、控制器

5 通用寄存器是（）

C

A 可存放指令的寄存器
B 可存放程序状态字的寄存器
C 可编程制定多种功能的寄存器
D 本身具有计数逻辑与移位逻辑的寄存器

6 表征系统运行状态的部件是（） A

A 程序状态字 B 累加器 C中断寄存器 D 程序计数器

D

9 CPU中的通用寄存器（ ）

A.只能存数据，不能存地址 B.可以存数据或地址

C. 不可以存数据，不可以存地址 D. 可以存数据或地址，也可以代替指令寄存器

判断题

1控制器是产生时序信号的部件。

2 程序控制不是CPU的功能之一。

3.指令寄存器不属于CPU中的主要寄存器。

判断题

1控制器是产生时序信号的部件。
错
控制器是产生微命令信号的部件。

2 程序控制不是CPU的功能之一。
错
程序控制是CPU的功能之一 。

3.指令寄存器不属于CPU中的主要寄存器。
错
指令寄存器属于CPU中的主要寄存器。

- 从沙子到芯片有多远？5 分钟告诉你国产 CPU 为何如此艰难,科技,移动互联网,好看视频 (baidu.com)

计算机的历史之CPU发展的历史_哔哩哔哩_bilibili